• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1989004571A1
    申请号:PCT/JP1988/001145
    申请日:1988-11-14
    公开日:1989-05-18
    发明作者:Masao Hagiwara；Masakazu Moritoki；Tatsuo Mimura
    申请人:Kabushiki Kaisha Komatsu Seisakusho；
    IPC主号:G08C25-00
    专利说明:
    [0001] 明 細 軎 直列制御装置 技 術 分 野
    [0002] こ の発明 は 、 各種産業機械や N C镞械、 無人搬送車、 ロ ポ ッ 卜 等に おいて数多 く 用 い ら れる各種セ ンサゃ ァ ク チ ユ エー タ を 、 制御用 コ ン 卜 ロ ーラ に あ る メ イ ン コ ン 卜 ロ ーラ に て集中管理す る に好適な直列制御装置に 関 し 、 特に上記各種セ ンサゃ ァ ク チ ユ エー タ の客 々 に 対応 し て こ れ ら を直'接管理する-ノ ー ド コ ン ト ロ ーラ を 設ける と と も に 、 メ イ ン コ ン ト ロ ーラ に対 し て こ れ ら ノ ー ドコ ン 卜 ロ ーラ を直列接続 し て構成 し た直列制御 装置につ いて 、 こ れ ら ノ ー ド コ ン ト ロ ーラ 間 に おける エラ ー発生の有無を共働監視する に好適な ノ一 ド コ ン 卜 ロ ーラ構成並びに信号伝送プ ロ 卜 コ ルの具現 に 関す る 。 背 景 技 - 術
    [0003] 第 1 0 図 に 、 上述 し た直列制御装置の全体の構成を 示す 。
    [0004] すなわち こ の第 1 0 図 に おいて 、 1 0 は 、 上記制御 用 コ ン ト ロ ーラ と し て対象機械を銃括的に制御するマ シ ン コ ン ト ロ ーラ 、 2 1 〜 2 π は 、 周機械内の各部に 配さ れた上記のセ ンサま た は ク チ ユ エ ー タ 、 3 0 は 、 これらセンサま たはァ クチユ エータ 2 〜 2 πの集中 管理手段と してマシンコ ン ト ロ ーラ 1 0に配されるメ イ ンコ ン ト ロ ーラ、 4 1 〜 4 nは、 上記複数のセンサ ま たはァ クチユ エータ 2 1 〜 2 πの各々 に対応 して配 されて各種データ （ センサデータ ま たはァ クチユ エ一 タ制御データ ） を上記メ イ ンコ ン ト ロ ーラ 3 0 との藺 で中継処理するノ ー ドコ ン ト ロ ーラであ り 、 通常この 直列制御装置では、 上記メ イ ンコ ン ト ロ ーラ 3 0 とノ ー ドコ ン ト ロ ーラ 4 1 〜 4 π とが.、 同第 1 0図に示さ れる態様で環状に直列接続される。
    [0005] ま た、 第 Ί 1 図は、 こう した直列制御装置において 、 メ イ ンコ ン ト ロ ーラ 3 0および各ノ ー ドコ ン ト ロ ーラ 4 1 〜 4 π間を伝送される とする信号 S 0〜 S nの伝 送プ ロ 卜 コルの一例を示すものである。
    [0006] すなわち この例において、 上記信号 S 0〜 S πは、 各センサからのセンサ出力を示すセンサデータ ま たは 各ァ ク チユ エータ の駆動態様を制御するための制卸内 容を示す制御データ等の列からなるデータ 例 と、 この データ 列の直前に配されて複数ビ ッ ト （倒えば 8 ピッ 卜 ） の所定の詮理構造をも っ て該データ 列の先頭を指 示するスタ ー 卜 コ ー ド と、 上記データ 列の直後に配さ れて同様に複数ピ ッ 卜 （倒えば 8 ピ ッ 卜 ） の所定の論 理構造 （ スタ ー 卜 コ ー ドの論理構造とは異なる ） をも つ て周データ 列の未尾を指示するス 卜 ッ プコ一 ド と、 各ポー 卜 間 （ 各ノー ドコ ン ト ロ ーラ間 ） でのエラー発 生の有無検索用 と して上記ノ ー ドコ ン ト ロ ーラの各々 において各別に生成されて上記ス 卜 ッ プコ一 ドの直後 に所定 ビ ッ 卜数 （ 例えば 1 6 ピ ッ 卜 〉 か らなるコ ー ド 信号 と して付加されるエラーチ I ッ ク コ ー ド と 、 をそ れぞれ具え て構成さ れて お り 、 メ イ ン コ ン ト ロ ーラ 3 0 および各ノ ー ドコ ン ト ロ ーラ 4 1 〜 4 π において は、 上記スタ ー ト コ ー ドおょぴス ト ッ プコ ー ドの検出 に基づいてデータ （ データ 列 ） の存在を知 り 、 ま た上 記エラーチ ェ ッ ク コ ー ドの検査 （ C R Cチ ヱ ッ ク方式 や垂直水平パ リ テ ィ チ ： I ッ ク方式等に よる ） に基づい てエラー発生の有無を知る。
    [0007] と ころで、 こう した直列制御装置において は、 その メ イ ンコ ン ト ロ ーラ並びに ノ ー ドコ ン ト ロ ーラ間に伝 送する信号 と して上記のよ う なプ ロ 卜 コルを有する信 号を採用するこ とで、 データ の授受並びにエラーチ ェ ッ ク について は確かに これを有効に達成するこ と はで きるものの、 エラーの発生を確認 して 、 いさ これを次 段のノ ー ドコ ン ト ロ ーラ若 し く は中央のメ イ ンコ ン ト ロ ーラ 3 0 に適知 し ょ う とする際に は、 これ ら信号の 採用され得る各種伝送形態に応 じて 、 それぞれ以下に 示すよ う な問題を抱えるこ と とな っ ていた。
    [0008] 以下は、 第 Ί Q 図および第 Ί 1 図をも とに 、 一例 と して 、 ノ ー ドコ ン ト ロ ーラ 4 とノ ー ドコ ン ト ロ ーラ 4 2 との間における信号 （ データ ） 伝送に際 してエラ 一が発生 したこ とを想定 しての説明である。 ま た 、 第 1 1 図に示す Τ ^, Τ 01, τ , Τ 12, Τ 22, はそれ ぞれ時刻を表わ している とする。
    [0009] ( ) 各ノ ー ドコ ン 卜 ロ ーラで信号長分の時間遅れ を持たせて信号 S O〜 S nを伝送する場台、 すな わち第 Ί 1 図の例において、 上記各時刻が
    [0010] T 00 < ' 01= 丁 " 12= Τ 2 < Τ 22
    [0011] の関係に設定される場合。
    [0012] この場合、 例えばノ ー ドコ ン ト ロ ーラ 4 2では、 ノ ー ドコ ン ト ロ ーラ 4 か ら出力される信号 S 1 を全て入力 してから 、 信号 S 2 と して これをノ ー ドコ ン ト ロ ーラ 4 3へ送り 出す。 したが つ てこの 場合、 ノ ー ドコ ン ト ロ ーラ 4 2では、 ノ ー ドコ ン 卜 ロ ーラ 4 1 とこのノ ー ドコ ン 卜 ロ ーラ 4 2 との 間に発生 したエラーについて これを確実にチ ェ クするこ とができ、 次のノ ー ドコ ン ト ロ ーラ 4 3 に対 して 、 例えば 「信号の出力を停止する」 とか
    [0013] 「エラーを通知する旨の信号を送る」 等の処置を 施すこ とも可能 となる。 しか し この場合に は、 全 てのノ ー ドコ ン ト ロ ーラの間で時間 （ Τ ο·]— T oo) に相当するデータ遅延が生じるこ と とな り 、 デー タ伝送能率が著し く 低下する。
    [0014] ( 2 ) 各ノ ー ドコ ン 卜 ΰーラで時間遅れを待たせる こ とな く 信号 S O〜S nを伝送する場合、 すなわ ち第 Ί Ί 図の例において、 上記各時刻が
    [0015] T 00 = 11 = ' 21ま たは丁 11く 01 '— < Τ 1 の関係に設定される場合。
    [0016] この場合、 例えばノ ー ドコ ン ト ロ ーラ 4 2 では、 ノ ー ドコ ン ト ロ ーラ 4 1 か ら出力される信号 S 1 を全部入力 し終える前に 、 続けて ノ ー ドコ ン ト 口 ーラ 4 3 に対 して信号 S 2 の出力を行なう 。 した が っ て この場合、 上述 した よ う なデータ 遅延は少 な く て済むが、 反面、 ノ ー ドコ ン ト ロ ーラ 4 1 と このノ ー ドコ ン ト ロ ーラ 4 2 との間で発生 したェ ラーについて ノ ー ドコ ン 卜 ロ ーラ 4 2 が これをチ エ ッ ク確認できた ときに は、 このノ ー ドコ ン ト 口 ーラ 4 2 か ら出力された信号 S 2 のノ ー ドコ ン 卜 ロ ーラ 4 3 への入力が開始若 し く は完了されてい るこ と とな り 、 結局ノ ー ドコ ン ト ロ ーラ 4 3 以降 に対 しエラー通知を十分に行なう こ とができない。 すなわち 、 データ 伝送能率は高 く 維持できるあの の、 ノ ー ドコ ン ト ロ ーラ 4 3 以降に対応 して配さ れているァ クチ ユ エータ の誤動作、 あるいはノ ー ドコ ン ト ロ ーラ 4 1 以前に対応 して配されている センサのセンサデータ 誤通報を引き起こす可能性 も高い。
    [0017] この発明は、 こ う した実情に鑑みてなされたもので あ り 、 データ 伝送能率を低下するこ とな く 、 次段ノ ー ドコ ン 卜 ロ ーラおよびメ イ ンコ ン ト ロ ーラ に対するェ ラー通知を的確に行なう こ とのできる直列制御装置を 提供するこ とを目 的とする。 発 明 の 開 示
    [0018] この発明では、 前記ノ ー ドコ ン ト ロ ーラの各々 に、 前記エラーチ ェ ッ クの検査によ っ てエラ一の発生が確 認されたこ と、 および前記入力された信号にエラーの 発生を通知するためのエラーコ ー ドが付加されている こ と、 の諡理和条件に基づいて 、 その出力する信号に このエラー通知のためのエラーコ ー ドを付加する手段 を少な く とも設けるよう にする。
    [0019] これによ り 、 前述の如 く ノ ー ドコ ン ト ロ ーラで時間 遅れを待たせるこ とな く 信号を伝送する場合であ っ て も、 あるノ ー ドコ ン ト ロ ーラ にて上記ェラーチ ェ ッ ク コ ー ドの検査に基づく エラー発生の確認がなされた後. は、 それ以降の全てのノー ドコ ン ト ロ ーラから出力さ れる信号に上記のエラーコ ー ドが付加されるこ と とな る。 したが っ て 、 データ 伝送能率が低下するこ とな く その後段以降の全てのノ ー ドコ ン ト ロ ーラおよびメ イ ンコ ン ト ロ ーラ に対 して的確にエラー通知が行なわれ るよう になる。 図 面 の 簡 単 な 説 明 第 Ί 図はこの発明にかかる直列制御装置の一実施例 における各ノ ー ドコ ン 卜 ロ ーラの具体構成例を示すプ ロ ッ ク 図、 第 2 図は第 1 図に示 したノ ー ドコ ン ト ロ ー ラの動作例を示すタ イ ミ ングチヤ一 卜 、 第 3 図は同実 施例において各ノ ー ドコ ン 卜 ロ ーラ間を伝送される信 号の伝送プ ロ 卜 コ ル例を ττ; 略図、 第 4 図はこの発明 にかかる直列制御装置の他の実施例におけ る各ノ ー ド コ ン 卜 ロ ーラの具体構成例を示すプ ロ ッ ク 図、 第 5 図 は第 4 図に示 したノ ー ドコ ン 卜 ロ ーラの動作例を示す タ イ ミ ングチヤ一 卜 、 第 6 .図はこの第 4 図および第 5 図に示 した実施例において各ノ ー ドコ ン 卜 ロ ーラ閭を 伝送される信号の伝送プ ロ 卜 コ ル例を示す略図、 第 7 図はこの発明に力、力、る直列制御装置のさ ら に他の実施 例における各ノ ー ドコ ン 卜 ロ ーラの具体構成例を示す ブ ロ ヅ ク 図、 第 8 図および第 9 図はそれぞれ第 7 図に 示 したノ ー ドコ ン 卜 ロ ーラの動作例を示す タ イ ミ ング チ ヤ一 卜 、 第. 1 0 図はこの発明が適用される直列制御 装置についてその構成の概要を示すプロ ッ ク図、 第 1 図はこの第 1 0 図に示 した直列制御装置において通 常採用されてい 伝送プ □ 卜 コ ルを示す略図であ る。 発明を実施するための最良の形態
    [0020] 第 1 図〜第 3 図に 、 この発明にかかる直列制御装置 の一実施例を示す。
    [0021] 第 1 図は、 当の直列制御装置と して先の第 1 0 図に 示 した構成のものを前提 と して 、 その各 ノ ー ドコ ン ト ロ ーラ 4 1 〜 4 π の具体構成例を示 したものである。 勿 ¾、 これ ら ノー ドコ ン 卜 ロ ーラ 4 1 〜 4 η は全て周 — の構成を有する。 - a -
    [0022] さて この第 Ί 図に示すよ う に、 これら ノー ドコ ン ト ロ ーラ 4 1 〜 4 n は各々 、 中央のメ イ ンコ ン ト ロ ーラ 3 0若 し く は前段のノ ー ドコ ン ト ロ ーラか ら伝送され る信号列を入力 して これを所要に復調する入力回路 4 Q 1 と、 この入力復調された信号列から所定の論理構 造をも っ て前記データ 列の先頭を示す前記スタ ー 卜 コ ー ドを検出するスタ ー 卜 コ ー ド検出回路 4 0 2 と、 同 入力 復調信号列 の う ち の前記エラ ーチ ェ ッ ク コ ー ド ( 前記の如 く エラーの有無を検索するためのコ ー ド と して前段ノ ー ドコ ン 卜 ロ ーラの後述するエラーチ ェ ッ ク コ ー ド生成回路 4 0 7 を通じて生成出力される ） に 基づいて前段 （ 前ポー 卜 ） と自段 （ 自ポー 卜 ） 間での エラー発生の有無を検査するエラーチェ ッ ク回路 4 0 3 と、 同入力復調信号列にエラーの発生を通知するた めのエラーコ ー ド （ エラー発生の検知に基づき前段ノ ー ドコ ン ト ロ ーラの後述するエラーコ ー ド付加回路 4 0 8 を通 じて生成付加される ） が付加されているか否 かを監視 して付加されている場台にこの旨検出するェ ラーコ ー ド検出回路 4 0 4 と、 これらエラーチ ： t ッ ク 回路 4 0 3 によるエラー検出出力およびエラーコ ー ド 検出回路 4 0 4 によるエラーコ ー ド検出出力の論理和 を とるオア回路 O R と、 上記入力復調信号列 （ 正確に ' はこのう ちのデータ 列 ） とセンサま たはァ クチユ エ一 タ 2 〜 2 n との間でのデータ変換を行なう回路であ つ て、 これがセンサである場台には、 各対応するセン ザのセンサ出力 に基づいて自段の転送すべきセ ンサデ ータ を生成出力 し 、 ま たこれがァ ク チ ユ エータ である 場合には、 各対応するァ ク チ ユ エータ に対する制御デ ータ に基づいて これを駆動するための駆動信号を生成 出力するデータ変換回路 4 0 5 と 、 このデータ 変換回 路 4 0 5 を通じてセンサデータ の付加ま た はァ クチ ュ エータ 制御データ が削除された入力復調信号列か らさ ら に所定の詮理構造をも っ てデータ 列の末尾を示す前 記ス ト ッ プコ ー ドを検出するス ト ッ プコ ー ド検出回路 4 0 6 と 、 周入力復調信号列 （ データ 変換回路出力 ） に基づいて新た にエラーチ ェ ッ ク コ ー ドを生成出力す るエラーチ I ッ ク コ ー ド生 ^回路 4 0 7 と 、 該入力復 調信号列 しデータ 変換回路出力 ） のこのエラーチ エ ツ ク コ ー ド生成回路 4 0 7 ベの入力を開閉制御する第 1 スィ ッ チ回路 S W 1 と 、 上記エラーコ ー ドの生成を行 ない必要に応じて （ 後述サ る第 2 スィ ッ チ回路 S W 2 に よる選択に応じて 〉 これを上記入力復調信号列 （ デ ータ変換回路出力 ） に付加するエラーコ ー ド付加回路 4 0 8 と 、 同入力復調信号列 （ データ 変換回路出力 ） および上記エラーチ ェ ッ ク コ ー ド生成回路 4 0 7 か ら 生成出力される信号 （ エラーチ I ッ ク コ ー ド ） および 上記エラーコ ー ド付加回路 4 0 8 か ら出力される信号 ( エラーコ ー ド ） のう ちのいずれかを経時的に選択出 ' 力する第 2 スィ ッ チ回路 S W 2 と、 この第 2 スィ ッ チ 回路 S W 2 か ら選択出力される信号列を所要に変調 し て これを次段ノ ー ドコ ン ト ロ ーラ若し く はメ イ ンコ ン 卜 口 ーラ 3 0 へ送出する出力回路 4 0 9 とをそれぞれ 具えて構成される。
    [0023] ここで、 上記入力回路 4 0 1 は、 各ノ ー ドコ ン ト 口 一ラ閻の信号授受がメ タルケープル （ ツイ スペアケー ブルや同軸ケーブル等々 ） を介 した電気通信にて行な われる場合に は、 イ ン ピーダンスマ ッ チング回路、 .入 力ア ンプ、 復調回路等を有 した構成 とな り 、 同信号授 受が光フ ア イ パを介 した光通信にて行なわれる場合に は、 光—雷気変換器おょぴ復調回路 （マンチ ェ スター 復調回路あるいは G M I 復調回路等 ） 等を有 した構成 となる。
    [0024] 他方、 上記出力回路 4 0 9 も、 各ノ ー ドコ ン ト ロ ー ラ間の信号授受が、 上記雷気通信にて行なわれる場合 には、 変調回路や ドライ バ回路を有 し fc構成とな り 、 上記光通信にて行なわれる場合には、 変調回路や電気 —光変換器を有した構成となる。
    [0025] また、 上記エラーチ ェ ッ ク回路 4 0 3 は、 前述の如 く G R Cチェ ッ ク方式や垂直水 ^パ リ テ ィ チ ェ ッ ク方 式等によ り上記のエラーチエ ツ クを行なう 周知の回路 である。
    [0026] なおこの第 図においては、 便宜上、 上記データ変 換回路 4 0 5 の、 センサま たはァクチユ エータ 2 1 〜 2 n との間でのデータ授受並びに該データ 授受に応じ た入力信号列の調整等を実行するための詳細回路につ いての図示は省略 した 。
    [0027] 第 2 図は、 上記ノ ー ドコ ン ト ロ ーラ 4 1 〜 4 π のう ちのノ ー ドコ ン 卜 ロ ーラ 4 2 を例に と っ てその動作例 を示 した タ イ ミ ングチ ヤ一 卜 であ り 、 以下、 周第 2 図 を参照 してこれら各ノ ー ドコ ン ト ロ ーラ にて実行され - る信号処理動作を詳述する。 なおこの実施例において は、 同第 2図か らも明 らかなよ う に 、 各ノ ー ドコ ン ト ロ ーラで時間遅れを持たせる こ とな く 信号の伝送を行 なう 方法を採用 している。 ま た 、 こ こでも前述同様、 —例 と し て 、 ノ ー ドコ ン ト ロ ーラ 4 1 とノ ー ドコ ン ト ロ ーラ 4 2 との間における信号伝送に際 してエラーが 発生 した こ とを想定する。 ..
    [0028] さていま 、 前段ノ ー ドコ ン ト ロ ーラ （ ノ ー ドコ ン ト ロ ーラ 4 1 ) から次段ノ ー ドコ ン ト ロ ーラ （ ノ ー ドコ ン ト ロ ーラ 4 2 ) に対 して第 2 図 （ a ) に示す態様の 信号伝送があ り 、 これが入力回路 4 0 1 にて入力復調 された とする と 、 スタ ー 卜 コ ー ド検出回路 4 0 2では、 同第 2 図 （ b ) に示すタ イ ミ ングにて この入力信号列 のスタ ー 卜 コ ー ドを検出 して 、 第 1 スィ ッ チ回路 S W 1 を才ン （ 初期はオフ とな っ ている 〉 に切換制御する ( 第 2 図 （ g ) 参照 〉 。 これに よ り 、 エラーチ ： c ッ ク コ ー ド生成回路 4 0 7 は、 その入力される信号列 （ 主 にデータ 列 ） に基づいて次段ノ ー ドコ ン ト ロ ーラ （ ノ ー ドコ ン ト ロ ーラ 4 3 〉 へ伝送すべきエラーチ ： π ッ ク コ ー ドの生成動作を開始する。 なお、 この時点におい ては、 第 2スィ ッ チ回路 S W 2が、 第 2図 （ h ) に示 すよう に初期状態である端子 1 入力選択状態に雜持さ れてお り 、 上記スタ ー 卜 コ ー ドやデータ列は、 この第 2スィ ッ チ回路 S W 2 を介 してそのま ま出力回路 4 0 9 に加え られ、 該出力回路 4 0 9 を通じて信号 S 2 と して次段のノ ー ドコ ン ト ロ ーラ （ ノ ー ドコ ン ト ロ ーラ 4 3 ) へ転送出力される （ 第 2図 （ h ) および （ i ) 参照 ） 。 ま たこの簡、 データ変換回路 4 0 5 において は、 各対応するセンサま たはァ クチユ エータ ( 2 2 ) との間での上述したデータ変換動作を実行する。
    [0029] こう して伝送される信号列は、 次に第 2図 （ c ) に 示すタ シミ ングにてそのス 卜 ッ プコ一ドが検出される。
    [0030] ス ト ッ プコー ド検出回路 4 0 6では、 こう してス ト ッ プコ ー ドを検出する と、 第 1 スィ ッ チ回路 S W 1 を 初期状態のオフ 、 そ して第 2スィ ッ チ回路 S W 2を端 子 2入力選択状態にそれぞれ切換制御する （ 第 2図 ( c ) , ( g ) および （ h ) 参照 ） 。
    [0031] こう した第 2スィ ツ チ回路 S W 2の切換に応じて、 同第 2スィ ッ チ回路 S W 2 か ら は、 上記検出済みのス 卜 ッ プコ ー ドに引き続き、 上記エラーチ ヱ 'ッ ク コ ー ド 生成回路 4 0 7 にて新たに生成されたエラーチ I ク コ ー ド 2が選択出力され、 出力回路 4 0 9 を通 じて転 送される （ 第 2図 （ i ) 参照 ） 。
    [0032] ま たこれと並行 して、 エラーチ ェ ッ ク回路 4 Q 3で は、 前段のノ ー ドコ ン ト ロ ーラ （ ノ ー ドコ ン 卜ローラ 4 1 ) か ら転送されたエラーチ I ッ ク コ ー ド （ エラー チ ェ ッ ク コ ー ド 1 ) についての検査を実行する。 この 結果、 データ エラーが発生 していなければ、 このエラ 一チ ェ ッ ク回路 4 0 3 か らは何 らの信号も出力されな いが、 こ こで想定する う に、 このエラーチ I ッ ク コ ー ド 1 に よ つ て該エラ一の発生が確認される場台に は この確認 と周時に 、 短時間ではあるが論理 " Ί " レべ ル となるェラー検知信号が同エラーチ I ッ ク 回路 4 0 3 か ら出力される （ 第 2 図 （ d ) 参照 ） 。 したが っ て この間 （ ェラー検知信号が出力されている間 ） 、 オア 回路 0 R の出力ち論理 " 1 " レベル となる。 このオア 回路 0 R の出力は、 上記エラーチ I ッ ク コ ー ド生成回 路 4 0 7 か ら 、 自 ら生成 したエラーチ ェ-ッ ク コ ー ドの 出力の完了 に伴な つ て発せ られるエラーチ I ッ ク コ一 ド出力完了信号 （ 第 2 図 （ i ) および （ e ) 参照 ） と ともに 、 上記第 2 スィ ツ チ回路 S W 2 に加え られる。
    [0033] 第 2 スィ ツ チ回路 S W 2 は、 上記エラーチ I ッ ク コ ー ド生成回路 4 0 7 か らその生成コ ー ドの出力完了信 号が加え られるこ とを条件に 、 上記オア回路 O R から 加え られる信号の論理 レベルに応じて 、 これが論理 " 0 " レべルであれば初期状態の端子 1 入力選択状態 に、 ここでの例のよ う に論理 " 1 " レベルであれば端 子 3 入力選択状態にそれぞれ切換制御されるスィ ツ チ 回路である。 したが つ て この場台 、 上記エラーチ エ ツ ク コ ー ド出力 7C J ΊΘ 巧が発せ られる と周時に 、 この第 2 スィ ッ チ回路 S W 2 が端子 3 入力選択状態とな り 、 出力回路 4 0 9 を通じて転送出力される信号には、 上 記エラーチ X ッ クコ ー ド生成回路 4 0 7 にて生成出力 されたエラーチ ェ ッ ク コー ド （ エラーチ ェ ッ ク コ ー ド 2 ) に引き続き、 エラーコ ー ド付加回路 .4 0 8 から出 力されるエラーコ ー ドが付加されるこ と となる （ 第 2 図 （ h ) および （ i ) 参照） 。
    [0034] この後上記エラーコ ー ド付加回路 4 0 8 では、 上記 エラーコ ー ドの付加を完了する と、 この第 2 スィ 、グ チ 回路 S W 2 に対 してエラーコ ー ド付加完了信号を発 し て （ 第 2 図 （ i ) および （ f ) 参照） 、 同第 2 スイ ツ チ回路 S W 2 を初期状態の端子 1 入力選択状態とする (第 2 図 （ h ) 参照 ） 。
    [0035] ノ ー ドコ ン ト ロ ーラ 4 2 の以上の動作によ っ て、 こ のノ ー ドコ ン ト ロ ーラ 4 2 から次段のノ ー ドコン ト 口 ーラ 4 3 へ転送出力される信号 S 2 には、 エラー発生 状態であるこ とを通知するエラーコ ー ドが良好に付加 される。 そ してノ ー ドコ ： 卜 ロ ーラ 4 3 以降では、 各 々そのエラーコ ー ド検出回路 4 0 4 を通じて上記付加 されたエラーコ ー ドを検出 し、 この検出に基づいてェ ラーチ I ッ ク コー ド出力完了信号が発せ られた ときの オア回路 O R の出力を上記周様論理 " 1 " レベルとす る。 すなわち これに よ り 、 該ノ ー ドコ ン ト ロ ーラ 4 3 以降の全てのノ ー ドコ ン ト ロ ーラからも、 上記エラー コ ー ドの付加された信号が転送出力されるこ と となる。 第 3 図は、 こ う して各ノ ー ドコ ン ト ロ ーラ間を伝送 される信号 S O , S 1 , S 2 . S 3 , - S n ( 第 1 0 図参照 ） の上記想定 （ ノ ー ドコ ン ト ロ ーラ 4 とノ ー ドコ ン ト ロ ーラ 4 2 との閻でエラーが発生 ） に基づく 伝送プロ 卜 コルを総括 して示 したものであ り 、 ノ ー ド コ ン ト ロ ーラ 4 1 〜 4 n各々 において上述 した動作が 繰 り 返 し実行されるこ と によ り 、 前記中央のメ イ ンコ ン 卜 ロ ーラ 3 0か らの第 3 図 （ a ) に示す形態を有す る とする信号 S Oの送出に応じて 、 これ ら ノ ー ドコ ン 卜 ロ ーラ 4 1 , 4 2 , 4 3 ， "* 4 n か ら は、 それぞれ 同第 3 図 （ b ) , ( c ) , ( d ) および （ e ) に示す 形態を有 してその各々 の信号 S 1 . S 2 . S 3 , - S n が送出されるよ う になる。
    [0036] そ して 、 最後の第 π ノ ー ドコ ン ト ロ ーラ 4 πか らの 出力信号 S n のみがメ イ ンコ ン ト ロ ーラ 3 0 に取 り 込 ま れる。 マシンコ ン 卜 ロ ーラ 1 0では、 このメ イ ンコ ン 卜 ロ ーラ 3 0 に取 り込ま れる信号 S n に付加された エラーコ ー ドに基づいて該直列制御装置内にエラーが 発生 したこ とを認知する。
    [0037] このよ う に、 この実施例に よれば、 各ノ ー ドコ ン ト ロ ーラ間で時間遅れを持たせるこ とな く 信号 S 0〜 S nを伝送する場合であ っ ても、 すなわち第 3 図に示す プ ロ 卜 コ ルに付記 した時刻 T Q 0〜 T n。についていえば これ らが
    [0038] T 00= Τ 11= Τ 21= Τ 31= Τ η1 とい っ た闋係に設定される場合であ っ ても、 メ イ ンコ ン 卜 ロ ーラ 3 0 を含む全てのノ ー ドコ ン ト ロ ーラ に対 して有効にエラー通知を行なう こ とができる。 なお、 よ り一般的には、 上記時刻について
    [0039] 1 1 < 1 01 , 丁 21 < 1 1 2 , 丁 3.1 < 22 ·♦.
    [0040] といっ た関係が少な く とも維持される場台にこの実施 例によるエラー通知手法は有効である。
    [0041] ところで、 上記の実施例によれば、 メ イ ンコ ン ト 口 ーラ 3 0 ( マシンコ ン ト ロ ーラ Ί 0 ) は、 第 π ポー 卜
    [0042] ( 第 π 段 ） ノー ドコ ン ト ロ ーラの 4 π から出力される 信号 S η に付加されたエラーコ ー ドに基づいて当該直 列制御装置内にエラーが発生 したこ とを知るこ とはで きるものの、 このエラーがどの部分で発生 したかにつ いて は知るこ とがでぎない。
    [0043] 第 4 図〜第 6 図は、 上記実施例のこう した点に鑑み て、 上記エラーの発生箇所についてもこれをメ イ ンコ ン ト ロ ーラ 3 0 に有効に知 ら しめるこ とができるよう に したこの発明にかかる直列制御装置の.他の実施例を 示すちのである。
    [0044] すなわち この実施例において、 第 4 図は、 先の第 " 1 図 と周様、 直列制御装置と して第 1 0 図に示 した構成 のものを前提と して 、 その各ノ ー ドコ ン ト ロ ーラ 4 Ί
    [0045] 〜 4 π の具体構成例を、 第 5 図は、 この第 4 図に示し たノ ー ドコ ン ト ロ ーラの動作例を、 そ して第 6 図は、 この実施例において特に採甩される各伝送信号のプロ 卜 コル例をそれぞれ示す。 なお、 この実施例において も、 第 5図および第 6図の図示に係わる信号の伝送方 法およびエラ ー発生に関する仮定は、 先の実施例 と同 様、 それぞれ一例 と して 、 各ノ ー ドコ ン ト ロ ーラで時 間遅れを持たせるこ とな く 信号の伝送を行なう 方法、 およびノ ー ドコ ン 卜 ロ ーラ 4 1 とノ ー ドコ ン 卜 ロ ーラ 4 2 との間における信号伝送に際 してエラーが発生 し たこ とを想定 している。 ま た第 4 図において 、 先の第 図に示 した各回路 と周一の回路に はそれぞれ同一の 符号を付 して示 してお り 、 重複する説明は省略する。
    [0046] さてこの実施例では、 各ノ ー ドコ ン ト ロ ーラ 4 1 〜 4 π は、 第 4 図に示すよ う に 、 第 2スィ ッ チ回路 と し て 4入力択一型のスィ ッ チ回路 S W 2 ' を具える と と もに 、 エラーポー 卜 端検出回路 4 1 Ί およびエラーポ 一 卜 付加回路 4 1 2 を更に具えて構成される。
    [0047] このう ち 、 上記エラーポー 卜 付加回路 4 1 2 は、 前 記メ イ ンコ ン ト ロ ーラ 3 0 ( マシンコ ン ト ロ ーラ 1 0 ) に前記エラーの発生を確認 したポー 卜 （ この例ではノ ー ドコ ン ト ロ ーラ 4 2 ) を識別せ しめるためのエラー ポー 卜 情報 と して、 前記エラーコ ー ドに引き続き上記 第 2 スィ ッ チ回路 S W 2 ' の入力端子 4 を通 じて論理 " 1 " レベルの信号を例えば 1 ピ ッ 卜 分付加する回路 であ り 、 このエラーポー 卜 情報付加完了の後は、 同第 2 スィ ッ チ回路 S W 2 ' に対 してエラーポー 卜 付加完 了信号を発するよ 動作する 。 また、 上記エラーボー 卜端検出回路 4 1 1 は、 自ポ 一 卜 に入力された信号列に （ 正確にはこの入力回路 4 0 による入力信号復調信号列に ） エラーコ ー ドが含 ま れていた場合に、 前記エラーコ ー ド検出回路 4 0 4 によるエラーコ ー ドの検出出力に基づき起動 して、 該 エラーコ ー ドに引き続き付加される上記エラーポー 卜 情報、 並びにこの情報の途切れ箇所すなわちエラーポ 一 卜情報端を検出する回路であ り 、 このエラーポー 卜 情報端の検出に伴な つ てその旨示す検出信号を上記第 2スィ ッ チ回路 S W 2 ' に対 し出力するよう に動作す る。
    [0048] 第 2スィ ッ チ回路 S W 2 ' は、 第 5図 （ j ) に示す よう に、 初期状態では端子 Ί 入力選択状態にな り （ こ の状態では入力復調信号列がそのま ま 出力回路 4 0 9 を介 して送出される ） 、 前記ス ト ッ プコ ー ド検出出力
    [0049] (第 5図 （ c ) 参照 ） が加え られた ときは端子 2入力 選択状態になり （ この状態ではエラーチ I ッ ク コ ー ド 生成回路 4 0 7を通じて新たに生成出力されたエラー チェ ッ ク コ ー ドが出力回路 4 0 9を介 して送出される 〉 、 前記エラーチェ ッ ク出力完了信号 （ 第 5図 （ f ) 参 照 〉 が加え られた ときの前記オア回路 O Rの出力 ¾理 レベルに基づきこれが詮理 " 0 " レベルである とき
    [0050] ( エラーの生 じていない とき ） には初期状態の端子 1 入力選択状態に、 周じ く このオア回路 O R出力が ¾理
    [0051] " " レベルである とき （ エラーの発生が確認された とき若 し く はそれまでにエラーが生 じている とき 〉 に は端子 3入力選択状態にな り （ この状態ではエラーコ ー ド付加回路 4 0 8か ら出力されるエラーコ ー ドが出 力回路 4 0 9を介 して送出される ） 、 前記エラーコ ー ド付加完了信号 （ 第 5図 （ g ) 参照 ） が加え られた と きのエラーコ ー ド検出回路 4 0 4の検出出力 （ オア回 路 O R出力 ） に基づきこれが論理 " 0 " レベルである ときに は端子 4入力選択状態に （ この状態では上記の エラーポー 卜 付加回路 4 1 2か ら出力されるエラーポ 一 卜情報 " 1 " が出力回路 4 0 9を介 して送出される ） 、 同 じ く このオア回路 O R出力が詮理 " 1 " レベルで ある ときには一旦初期状態の端子 1 入力選択状態とな つ て （ この ときには前段ま での信号列に付加されてい るエラーポー 卜情報が出力回路 4 0 9を介 して送出さ れる ） 上記エラーポー 卜端検出回路 4 1 1 か らの上述 した検出信号が加え られた と きは じめて端子 4入力選 択状態にな り 、 そ してエラーポー 卜 付加回路 4 1 2か ら上述 したエラーポー 卜付加完了信号 （ 第 5図 （ k 〉 および （ h ) 参照 ） が加え られた とき初期状態の端子 1 入力選択状態に戻るよう 、 予めその選択 （ 切換 ） 動 作が ^理設定されている。
    [0052] したが っ て、 こ こでの例のよ う に 、 ノ ー ドコ ン 卜 口 ーラ 4 1 とノ ー ドコ ン 卜 ロ ーラ 4 2 との間でエラーが 発生 し 、 これがノ ー ドコ ン ト ロ ーラ 4 2 にて確認され る場台に は、 周第 5図のタ イ ミ ングチ ヤ一 卜 に示され 一 2 Q 一
    [0053] るよう に、 エラーコ ー ドの付加されていない信号
    [0054] ( 第 5図 （ a ) 参照 ） の入力 に対 して、 第 2スィ ッ チ 回路 S W 2 ' をは じめ とする上記各回路の作用によ り 、 エラーコ ー ドおょぴエラーポー 卜 情報が第 5 図 （ k ) に示す態様でそれぞれ付加され、 これが信号 S 2 と し て次のノー ドコ ン ト ロ ーラ 4 3 に対 し送出されるこ と となる。 またこれによ り 、 ノ ー ドコ ン ト ロ ーラ 4 3 に おいては、 周第 5図 （ a ) および （ e ) に破篛にて示 す態様で上記付加されたエラーコ ー ドおよびエラーポ 一 卜 情報端を検出 し、 第 2スィ ッ チ回路 S W 2 ' の上 述 した選択動作に基づいて第 6図 （ d ) に示される態 様をも っ て、 更に次のノ ー ドコ ン ト ロ ーラ 4 4 への伝 送信号である信号 S 3 を出力するこ と となる。 そ して、 このノ ー ドコン ト ロ ーラ 4 4以降のノ ー ドコ ン ト ロ ー ラ においても同様の処理が繰り返 し実行されるこ とに よ り 、 結局は同第 6図に一覧される態様をも っ て、 各 ノ ー ドコ ン ト ローラ間を伝送される信号 S O〜 S nの プ ロ 卜 コルが決定される。
    [0055] 先の実施例と同様、 メ イ ンコ ン ト ロ ーラ 3 0 に取り 込まれるのは、 最後の第 π ノ ー ドコ ン ト ロ ーラ 4 πか ら出力される信号 S n のみであるが、 この実施例の場 台、 該メ イ ンコ ン ト ロ ーラ 3 0 ( マシンコ ン ト ローラ 1 0 ) は、 この信号 S n ( 第 6図 （ e ) 参照 ） に付加 されるエラーコ ー ドおょぴ （ π — 1 ) ピ ッ 卜 のエラー ポー 卜 情報によ り 、 当該直列制御装置内にエラーが発 生 した こ とに併せて 、 エラーが発生 した箇所 （ ポー 卜 ） をも周時に認知できるよ う になる。 すなわちマシンコ ン 卜 ロ ーラ 1 0 では、 メ イ ンコ ン ト ロ ーラ 3 0 以外に n 個のポー 卜 （ ノ ー ドコ ン ト ロ ーラ 4 1 〜 4 n ) を有 する直列制御装置において 、 k番目 のポー 卜 （ 上記の 例では 2 番目 のポー 卜 〉 によ っ て最初にエラーの発生 が確認された場合 、 上記エラーコ ー ドの直後に付加さ れる （ n— k + 1 ) ビ ッ ト のエラーポー 卜 情報によ つ て該エラーの発生を確認 したポー 卜 のア ド レス kを知 るこ とがでぎる。
    [0056] このよ う に、 この第 4 図〜第 6 図に示 した実施例に よれば、 前記同様各ノ ー ドコ ン ト ロ ーラ間で時間遅れ を持たせるこ とな く 信号 S 0〜 S π を伝送する場合で あ っ ても、 メ イ ンコ ン ト ロ ーラ 3 0 を含む全てのノ ー ドコ ン 卜 ロ ーラ に対 して有効にエラー通知を行なう こ とができ、 しかもメ イ ンコ ン ト ロ ーラ 3 0 ( マシンコ ン 卜 ロ ーラ 1 0 ) に対 して は、 このエラーの発生箇所 も周時に知 ら しめるこ とができる。
    [0057] ま た、 第 7 図〜第 9 図は、 この発明にかかる直列制 御装置の更に他の実施例 と して 、 第 4 図〜第 6 図に示 した実施例の上述 したエラー発生箇所報知機能に更に 改良を加えた実施例を示す。 この実施例では、 上記ェ ラーポー 卜情報の ピ ッ 卜 数削減を図るこ と によ っ て 、 このエラー発生箇所報知機能がよ り 高能率に卖現され るよ う に している。 この実施例において、 第 7 図は、 先の第 1 図あるい は第 4 図 と周様、 直列制御装置と して第 ^! 0 図に示し たものを前提と して、 その各ノ ー ドコ ン ト ロ ーラ 4 Ί 〜 4 n の具体構成例を、 第 8 図おょぴ第 9 図は、 それ ぞれこの第 7 図に示 したノ ー ドコ ン ト ローラ 4 1 〜 4 π の動作例を示 している。 そ してこの実施例において も、 第 8 図および第 9 図の図示に係わる信号の伝送方 法およびエラー発生に関する仮定は、 これまでの実施 例 と同様、 それぞれ一例 と して 、 各ノー ドコ ン ト ロー ラで時間遅れを持たせるこ とな く 信号の'伝送を行なう 方法、 およびノ ー ドコ ン ト ロ ーラ 4 1 とノ ー ドコン ト ローラ 4 2 との間における信号伝送に際してエラーが 発生 したこ とを想定 している。 ま た更に、 第 7 図にお いても、 先の第 1 図に示 した各回路と同一の回路には それぞれ周一の符号を付 して示 してお り 、 これら回路 に陽しての重複する説明は省略する。
    [0058] さてこの実施例では、 各ノ ー ドコ ン ト ロ ーラ 4 1 〜 4 π は、 第 7 図に示されるよう に、 先の第 1 図に示し た各回路に更に加え'て、 前記入力復調信号からエラー コ ー ドが検出される場合、 周第 7 図に示す構成をも つ て前記出力回路 4 0 9 に伝送される信号の末尾にエラ 一の発生箇所を示すためのエラーポー ト コ一ドを形成 付加するエラーポー ト コ ー ド形成回路 4 1 3 と、 この エラーポー 卜 コ ー ドの周伝送信号中への付加位置 （ 付 加タ イ ミ ング 》 、 'すなわち周伝送信号 （ 第 2 スィ ッ チ 回路 S W 2 の出力信号 ） のエラーコ ー ド終端位置を検 出するエラーポー 卜 コ ー ド位置検出回路 4 1 4 と、 を それぞれ具えて構成される。
    [0059] ここで、 上記エラーポー 卜 コ ー ド位置検出回路 4 1 4 は、 上述 したエラーポー 卜 コ ー ドの付加位置 （ エラ 一コ ー ド終端位置 ） の検出にあた り 、 例えば、 前記ス 卜 ッ プコ ー ド検出回路 4 0 6 と同様に一旦当該伝送信 号 （ 第 2スィ ッ チ回路 S W 2 の出力信号 ） のス ト ッ プ コ ー ドを検出 し、 その後の所定の ピ ッ 卜 時間 （ 期間 ） の経過に基づいて当のエラーポー 卜 コ ー ド付加位置を 決定する。 すなわち 、 当該直列制御装置において、 上 記エラーコ ー ドの ピ ッ ト 数が例えば 8 ピ ッ ト 、 ま た上 記エラーチ ヱ ッ ク コ ー ドの ！^ ッ 卜 数が倒えば前述 した 如 く 1 6 ピ ッ 卜 にそれぞれ決め られた とする と、 ス 卜 ッ プコ ー ドの検出の後 2 4 ピ ッ ト （ 1 6 ピ ッ ト + 8 ビ 卜 ） 時間だけ経過 した位置 （ タ イ ミ ング ） が該検出 すべきエラーポー 卜 コ ー ドの付加位置 （ 付加タ イ ミ ン グ ） となる。 そ して このエラーポー 卜 コ ー ド位置検出 回路 4 1 4では、 こう したエラーポー 卜 コ ー ド付加位 置の検出 （ 決定 ） に同期 してワ ンシ ョ ッ 卜状のパルス 信号を出力する。 こう した検出出力の態様は、 他の検 出回路 4 0 2 , 4 0 4 、 および 4 0 6 においても周様 である。
    [0060] 第 8 図は、 上記ノ ー ドコ ン ト ロ ーラ 4 1 〜 4 n のう ちのノ ー ドコ ン ト ロ ーラ 4 2 を例に と っ てその動作例 を示したタ イ ミ ングチャ ー トであ り 、 伝送される信号 列の状態によ っ ては、 先の第 1 図〜第 3 図に示 した実 施例の動作と一部重複するも、 この第 8図を参照 して 、 これら各ノ ー ドコ ン ト ローラ にて実行される信号処理 動作を以下に詳述する。
    [0061] いま 、 前段ノ ー ドコ ン ト ローラ （ ノ ー ドコ ン ト ロ ー ラ 4 1 ) から次段ノ ー ドコ ン ト ローラ （ ノ ー ドコ ン ト ロ ーラ 4 2 ) に対 して第 8 図 （ a ) に示す態様の信号 伝送があ り 、 これが入力回路 4 0 Ί にて入力復調され た とする と、 スタ ー 卜 コ ー ド検出回路 4 0 2では、 周 ' 第 8 図 （ b ) に示すタイ ミ ングに-てこの入力信号列の スタ ー 卜 コ ー ドを検出 して、 第 1 スィ ッ チ回路 S W 1 をオン （ 初期はオフ となっ ている ） に切換制御する ( 第 8図 （ g ) 参照 ） 。 これによ り 、 エラーチェ ッ ク コ ー ド生成回路 4 0 7 は、 その入力される信号列 （主 にデータ 列 ） に基づいて次段ノ ー ドコ ン ト ロ ーラ （ ノ ー ドコ ン ト ローラ 4 3 ) へ伝送すべきエラーチ I ッ ク コー ドの生成動作を開始する。 なお、 この時点におい ては、 第 2スィ ッ チ回路 S W 2が、 第 8図 （ h ) に示 すよう に初期犹態である端子 1 入力選択状態に維持さ れてお り 、 上記スタ ー 卜 コ ー ドやデータ 列は、 この第 2スィ ツ チ回路 S W 2を介 してそのまま 出力回路 4 0 9 に加え られ、 該出力回路 4 0 9 を通 じて信号 S 2 と して次段のノ ー ドコ ン ト ロ ーラ （ ノ ー ドコ ン ト ロ ーラ 4 3 ) へ転送出力される （ 第 8 Ϊ! ( h ) および （ i ) 参照 ） 。 ま た この間、 データ変換回路 4 0 5 において は、 各対応するセンサま た はァ ク チユ エータ ( 2 2 ) との間で前述 したデータ変換動作を実行する。
    [0062] こう して伝送される信号列は、 次に第 8 図 （ c 〉 に 示すタ イ ミ ングにてそのス ト ッ プコ ー ドが検出される。
    [0063] ス ト ッ プコ ー ド検出回路 4 0 6では、 こ う してス ト ッ プコ ー ドを検出する と 、 第 1 スィ ッ チ回路 S W 1 を 初期状態のオフ 、 そ して第 2 スィ ッ チ回路 S W 2 を端 子 2入力選択状態にそれぞれ切換制御する （ 第 8 図 ( c ) , ( g ) および （ h 〉 参照 ） 。
    [0064] こう した '第 2スィ ツ チ回路 S W 2 の切換に応 じて、 周第 2スィ ッ チ回路 S W 2 か ら は、 上記検出済みのス ト ッ プコ ー ドに引き続き、 上記エラーチ ェ ッ ク コ ー ド 生成回路 4 0 7 にて新た に生成されたエラーチ I ッ ク コ ー ド 2が選択され、 出力回路 4 0 9 を通 じて転送さ れる （ 第 8 図 （ i ) 参照 ） 。
    [0065] ま たこれと並行 して、 エラーチ I ッ ク 回路 4 0 3で は、 前段のノ ー ドコ ン ト ロ ーラ （ ノ ー ドコ ン ト ロ ーラ 4 1 ) か ら転送されたエラーチ ェ ッ ク コ ー ド （ エラー チ ェ ッ ク コ ー ド 1 ) についての検査を実行する。 この 結果、 データ エラーが発生 していなければ、 このエラ 一チ ェ ッ ク回路 4 0 3 か ら は何らの信号も出力されな いが、 こ こで想定するよう に 、 このエラーチ ェ ッ ク コ ー ド Ί によ っ て該エラーの発生が確認される場合に は、 この確認 と同時に 、 短時間ではあるが論理 " 1 " レべ ゾレとなるエラー検知信号が周エラーチ I ク回路 4 0 3から出力される （第 8図 （ d 〉 参照） 。 したがっ て この間 （ エラー検知信号が出力されている間 〉 、 オア 回路 O R 1 の出力も論理 " Ί " レベルとなる。 この才 ァ回路 O R 1 の出力は、 上記エラーチ ェ ジ クコ ー ド生 成回路 4 0 7か ら 、 自 ら生成 したエラーチ ェ ッ ク コ ー ドの出力の完了 に伴な つ て発せ られるエラーチ I ッ ク コ ー ド出力完了信号 （第 8図 （ i ) および （ e ) 参照 ） と ともに 、 上記第 2スィ ッ チ回路 S W 2に加え られる。
    [0066] 第 2スィ ッ チ回路 S W 2は、 前述の如 く 上記エラー チェ ッ ク コ ー ド生成回路 4 0 7からその生成コ τ ドの 出力完了信号が加えられるこ とを条件に、 上記オア回 路 O R 1 か ら加えられる信号の論理レペルに応じて、 これが詮理 " 0 " レベルであれば初期状態の端子 1 入 力選択状態に、 ここでの例のよう に ¾理 " 1 " レベル であれば端子 3入力選択状態にそれぞれ切換制御され るスィ ッ チ回路である。 したが っ てこの場合、 上記ェ ラーチ ェ ッ ク コ ー ド出力完了信号が発せ られる と周時 に、 この第 2スィ ッ チ回路 S W 2が端子 3入力選択状 態とな り 、 出力回路 4 Q 9を通じて転送出力される信 号には、 上記エラーチ ェ ッ ク コ ー ド生成回路 4 0 7に て生成出力されたエラーチェ ッ クコ ー ド （ エラーチ ェ ッ クコ ー ド 2 〉 に引き続き、 エラーコ ー ド付加回路 4 0 8か ら出力されるエラーコー ドが付加されるこ と と なる （ 第 8図 （ h ) および （ Ί ) 参照） 。 · この後上記エラーコ ー ド付加回路 4 0 8では、 上記 エラーコ ー ドの付加を完了する と、 この第 2スィ ッ チ 回路 S W 2 に対 してエラーコ ー ド付加完了信号を発 し て （ 第 8 図 （ ί ) および （ f ) 参照 ） 、 同第 2スイ ツ チ回路 S W 2 を初期状態の端子 1 入力選択状態 とする ( 第 8 図 （ h' ) 参照 ） 。
    [0067] ノ ー ドコ ン ト ロ ーラ 4 2 の以上の動作によ っ て 、 こ のノ ー ドコ ン 卜 ロ ーラ 4 2か ら次段のノ ー ドコ ン 卜 口 ーラ 4 3 ぺ転送出力される信号 S 2 には、 エラー発生 状態であるこ とを通知するエラーコ ー ドが良好に付加 される。 なおこの間、 ノ ー ドコ ン 卜 ロ ーラ 4 2自 らの 入力回路 4 0 1 による入力復調信号からは、 このエラ 一-コ ー ドは検出されず、 したが っ てエラーポー ト コ一 ド形成回路 4 3 においてもナン ド回路 N Dのナン ド 条件が成立せず （ この場合フ リ ッ プフ ロ ッ プ F F 2 は セ ッ 卜 されてもフ リ ッ プフ ロ ッ プ F F 1 がセ ッ 卜 され るこ とはない ） 、 第 2スィ ッ チ回路 S W 2か ら出力さ れる信号が、 アン ド回路 （ ア ン ドゲー ト ） A D 1 およ びオア回路 （ オアゲー ト ） O R 2 を通 じてそのま ま 出 力回路 4 0 9 に加え られている。
    [0068] 次に 、 第 9 図を併せ参照 して 、 同実施例におけるノ ー ドコ ン ト ロ ーラ 4 3以降の動作について説明する。
    [0069] まず、 ノ ー ドコ ン ト ロ ーラ 4 3では、 ノ ー ドコ ン 卜 ロ ーラ 4 2での動作 と周様、 入力信号 S 2 の入力回路 4 0 1 を通 じた入力復調信号 （ 第 9 図 （ a ) 参照 ） に ついてのスタ ー 卜 コ ー ドの検出、 対応データ の授受、 ス ト ッ プコ ー ドの検出、 エラーチ I ッ ク コー ド 2の検 査 （ エラーチ ヱ ッ ク 〉 、 および新たなエラーチ I ッ ク コ ー ド 3の生成、 付加等々 を行なっ た後、 そのエラー コ ー ド検出回路- 4 0 4を通じて上記付加されたエラー コ ー ドを検出する （ 第 9図 （ b ) 参照 ） 。 そ してこの 検出に基づいて、 自段での前記エラーチ X ッ クコ ー ド 出力完了信号 （ 第 8図 （ c ) 参照 ） が発せ られた とき のオア回路 O R Ί の出力を前記同様詮理 " 1 " レベル とする。 すなわち これによ り 、 該ノ ー ドコ ン ト ロ ーラ 4 3からも、 その第 2スィ ッ チ回路 S W 2の前述周'様 の..切換動作を通 じて上記エラーコ ー ドの付加された信 号が出力されるこ と となる。
    [0070] また更に、 このノ ー ドコ ン ト ロ ーラ 4 3では、 上記 エラーコ ー ドの検出によ っ て 、 エラーポー 卜 コ ー ド形 成回路 4 1 3におけるフ リ ッ プフ ロ ッ プ F F 1 がセ ッ 卜 され （ 第 9図 （ b ) 参照 ） 、 またそのエラーポー 卜 コー ド位置検出回路 4 1 4がエラーポー 卜 コ ー ド位置
    [0071] ( エラーコ ー ド終端位置 ） を検出 した時点で周回路 4 1 3におけるフ リ ッ プフ ロ ッ プ F F 2がセ ッ 卜される
    [0072] ( 第 9図 （ c ) 参照 ） こ とから 、 同回路 4 1 3内のナ ン ド回路 N Dのナン ド条件が満たされるこ と とな り 、 このナン ド条件の成立と同時にアン ド回路 （ アン ドゲ 一 卜 ） A D 1 が閉 とな っ てアン ド回路 （ ア ン ドゲー 卜 ） A D 2が開 となる。 すなわち これによ り 、 該ノ ー ドコ ン 卜 ロ ーラ 4 3 の第 2 スィ ッ チ回路 S W 2 か ら出力さ れた信号は、 上記ナン ド条件が成立 した時点 （ エラー ポー 卜 コ ー ド位置が検出された時点.） で、 イ ンバータ
    [0073] I N Vに よ り ^理反転された信号と して上記アン ド回 路 A D 2 およびオア回路 O R 2 を通 じて出力回路 4 0 9 に加え られるこ と となる 。 因みに この場合、 該出力 回路 4 0 9 に加え られ、 この出力回路 4 0 9 を通 じて 次段ノ ー ドコ ン 卜 ロ ーラ （ ノ ー ドコ ン 卜 ロ ーラ 4 4 ) に転送出力される信号は、 上記付加されたエラーコ ー ドの更にその直後の信号 レベルが ¾理 " Ί " レベル と なる （ 第 9 図 （ f ) 参照 〉 。
    [0074] こう して オア回路 O R 2 か ら出力される信号が論理 " 1 " レベルになる と、 先にセ ッ 卜 された フ リ ッ プフ ロ ッ プ F F 1 および F F 2 の各出力 （ 論理 " 1 " レべ ル ） と相ま っ てアン ド回路 A D 3 のアン ド条件が成立 し、 これによ つ て第 3 のフ リ ッ プフ ロ ッ プであるフ リ ッ プフ ロ ッ プ F F 3 がセ ッ ト状態 となる （ 第 9 図 （ d ) 参照 ） 。 このフ リ ッ プフ ロ ッ プ F F 3 のセ ッ ト 出力 は、 ピ ッ 卜 遅延回路 D L に よ り 1 ピ ッ 卜 時間だけ遅延さ れて上記フ リ ッ プフ ロ ッ プ F F 1 および F F 2 および 自 フ リ ッ プフ ロ ッ プ F F 3 の各 リ セ ッ 卜端子 R に加わ り 、 これ ら フ リ ッ プフ ロ ッ プ F F 1 および F F 2 およ ぴ F F 3 を リ セ ッ ト する （ 第 9 図 （ e ) および （ b ) および （ c ) および （ d 〉 参照 ） 。 すなわち 、 上記才 ァ回路 O R 2 か ら出力される信号のエラーポー ト コ一 ド位置以降の部分が論理 " 1 " レベルとな っ て上記ァ ン ド回路 A D 3のアン ド条件が成立される場合には、 この詮理 " 1 " レベルの信号が 1 ピッ 卜 時藺だけ維持 された後に前記ナン ド回路 N Dのナン ド条件が不成立 とな り 、 前記第 2スィ ッ チ回路 S W 2から出力される 信号は、 この時点から再びアン ド回路 A D 1 およぴォ ァ回路 O R 2を介 して出力回路 4 0 9 に加えられるよ 5になる。
    [0075] こ う した第 2スィ ッ チ回路 S W 2およびエラーポー 卜 コー ド形成回路 4 1 3の作用によ り 、 第 9図 （ a ) に示す態様をも っ てこのノ ー ドコ ン ト ローラ 4 3に入 力された上記信号 S 2に関 しては、 これに基づき新た -に生成されたエラーチ ヱ ッ クコ ー ド 3に引き続き上述 同様にエラーコー ドが付加される と ともに、 更にその 後に、 結局第 9図 （ f ) に示される態様でエラーポー 卜 コー ド 「 1 」 が付加されるこ と とな り 、 このエラー コ ー ドおよびエラーポー 卜 コ ー ド 「 Ί 」 の付加された 信号が該ノ ー ドコ ン ト ローラ 4 3の出力信号 S 3 と し て次段のノ ー ドコ ン ト ロ ーラ 4 4に転送される。
    [0076] このよう に、 ノ ー ドコ ン 卜 ロ ーラの各々 において、 上記第 2スィ ッ チ回路 S W 2は、
    [0077] ィ ） . 当該ノ ー ドコ ン ト ロ ーラへの入力信号からエラ 一若 し く はエラーコ ー ドが検出されない場合には、 スタ ー 卜 コ ー ド、 データ列、 ス ト ッ プコ ー ド、 お よび自 らのエラーチ ： E ッ ク コ ー ド生成回路 4 0 7 にて生成されるエラーチ I ッ ク コ ー ドまでを Ί 組 の伝送シ リ アル信号 と して これを出力回路 4 0 9 に対 し出力する。
    [0078] 口 ） . 同入力信号か らエラー若 し く はエラーコ ー ドが 検出された場合には、 上記信号列の末尾にエラー コ ー ドを付加 し、 このエラーコ ー ドま でを Ί 組の 伝送シ リ アル信号 と して これを出力回路 4 0 9 に 対 し出力する。
    [0079] とい っ た動作を実行 し、 ま たエラーポー 卜 コ ー ド形成 回路 4 Ί 3 は、
    [0080] a ) . 当該ノ ー ドコ ン 卜 ロ ーラへの入力信号か らエラ 一コ ー ドが検出されない場合に は、 ア ン ド回路 ( アン ドゲー ト ） A D 1 側を開 （ ア ン ド回路 A D 2 側は閉 ） と して、 上記第 2 スィ ッ チ回路 S W 2 の出力信号をそのま ま 出力回路 4 0 9 へ伝達する すなわち、 エラーポー 卜 コ ー ドは付加 しない。 b ) . 周入力信号からエラーコ ー ドが検出された場合 には、 エラーポー 卜 コ ー ド位置 （ エラーコ ー ド終 端位置 ） も併せ検出された時点で一旦アン ド回路 ( ア ン ドゲー ト ） A D 2 側を開 （ ア ン ド回路 A D 1 側は閉 ） と して 、 上記第 2 スィ ッ チ回路 S W 2 の出力信号のエラーポー 卜 コ ー ド位置以降をイ ン パータ I N Vを通 じて 理反転 して出力回路 4 0 9 へ伝達する。
    [0081] c ) . この論理'反転 して伝達する信号の論理 レベルが 譫理 " 1 " レベルとな っ た ところで、 再ぴアン ド 回路 A D 1 側を開と して、 上記第 2スィ ッ チ回路 S W 2の出力信号をその後の部分についてはこれ をそのま ま の状態で出力回路 4 0 9へ伝達する。 とい つ つた動作を実行する。 したが っ てこれによ り 、 周例においてノ ー ドコ ン 卜 ロ ーラ 4 4以降のノ ー ドコ ン 卜 ロ ーラから出力される信号 S 4〜S nにも、 エラ 一コ ー ド とエラーポー 卜 コ ー ド とがそれぞれ第 9図 ( Q ) 〜 （ m ) にて示される態様で順次付加されるこ と となる。
    [0082] ここで、 上記エラーポー 卜 コ ー ド と してエラーコ ー ドの後に形成付加される信号 注目 してみる。
    [0083] このエラーポー 卜 コー ドを構成する信号とは、 上述 したエラーポー 卜 コ ー ド形成回路 4 1 3の動作、 並び に第 9図 （ a ) および第 9図 （ f ) 〜 （ ^ ) から明ら かなよう に、 前記エラーの発生を確認 したポー 卜 （ ノ ー ドコ ン ト □ーラ 4 2 ) か らその後段ノ ー ドコ ン ト 口 ーラを介する毎に順次 「 1 」 ずつ 2進加算される彫式 の詮理構造を有 した信号である。
    [0084] したが っ て、 例えば第 9図 （ f ) に示される信号 S 3のエラーポー 卜 コ ー ド 「 1 」 は、 これを 1 0進数で 表現する と
    [0085] 1 x 2 ° = 1
    [0086] とな り 、 周 じ く 第 9図 （ g ) に示される信号 S 4のェ ラーポー 卜 コ ー ド 「 0 1 」 は、 一 Ή 一
    [0087] 0 x 2 ° + 1 x 21 = 2
    [0088] とな り 、 同様に して第 9図 j に示される信号 S 9 のエラーポー 卜 コ ー ド 「 1 1 1 」 は、
    [0089] 1 x 2 ° + X 21 + 1 x 2 2 = 7
    [0090] となるこ とか ら 、 あ しおノ ー ドコ ン ト ロ ーラの数 nが n = 9であ っ て 、 この第 9図 （ Ji ) に示される信号 S 9がメ イ ンコ ン 卜 ロ ーラ 3 0に取 り 込ま れるもの とす る と 、 このメ イ ンコ ン 卜 ロ ーラ 3 0では、 これか ら逆 算 して
    [0091] 7 + 1 = 8
    [0092] 番目 のポニ 卜 、 すなわちノ ー ドコ ン 卜 ロ ーラ 4 2が、 「エラーの発生を確認 したポー 卜 」 である旨認知する こ とができる。 勿 ¾、 この結果は先に定めた仮定 （ ノ 一 ドコ ン 卜 ロ ーラ 4 1 とノ ー ドコ ン ト ロ ーラ 4 2 との 間における信号伝送に際 してェラーが発生、 すなわち ノ ー ドコ ン ト ロ ーラ 4 2でエラ一の発生を確認 ） と一 致する。 因みにこの実施例の場合、 上記ノ ー ドコ ン ト ロ ーラの数、 すなわちポー 卜 数 nに対 して 、 上記エラ 一ポー 卜 コ ー ドのコ ー ド長は
    [0093] i og2 n [ ピ ッ 卜 ]
    [0094] である。 例えば、 ポー 卜 数が Ί 0 0個 （ n = 1 0 0 ) の場合 に は 7 ピ ッ ト （ og9 1 0 0 / 6. 6 ) となる このよ う に 、 この実施例に よれば、 各ノ ー ドコ ン ト ロ ーラ間で時間遅れを待たせるこ とな く 信号 S O〜 S nを伝送する場合であ っ ても 、 メ イ ンコ ン 卜 ロ ーラ 3 0を含む全てのノ ー ドコ ン ト ロ ーラ に対 して有効にェ ラー通知を行なう こ とができ、 しかもメ イ ンコ ン ト 口 ーラ 3 0 ( マシンコ ン ト ロ ーラ 1 0 ) に対しては、 こ のエラーの発生箇所も周時に、 しかもよ り 少ない ピ ッ 卜数をも っ て高能率に知 ら しめるこ とができる。
    [0095] なお、 上記の実施例においては、 エラーポー ト コ一 ド形成回路 4 3並びにその周辺の構成を第 7図に示 す如 く と したが、 他に例えば、 同第 7 図について
    [0096] エラーコ ー ド付加回路 4 0 8 から出力されるエラ 一コ ー ド付加完了信号 （ 第 8図 （ f ) 参照 ） とェ ラーコ ー ド検出回路 4 0 4から出力されるエラー コ ー ド検出出力 （ 第 9 図 （ b ) 参照 ） と..の ¾理和 信号をフ リ ッ プフ ロ ッ プ - F F Ί のセッ 卜端子 Sに 加える。
    [0097] とい っ た態様で変形した構成を採用するこ ともできる この場合、 エラーの発生を確認 したポー 卜 （ ノ ー ドコ ン 卜 ロ ーラ ） が自 ら 、 エラーポー 卜 コー ドの形成、 付 加を開始するよう になるこ とから、 例えば前述 した例 については、 ノー ドコ ン ト ロ ーラ 4 2 の出力信号 S 2 が、 第 9図 （ f ) に示されるよう なエラーポー ト コ一 ド 「 1 」 を有 した信号とな り 、 ノ ー ドコ ン ト ローラ 4 3 の出力信号 S 3が、 第 9図 （ g ) に示されるような エラーポー ト コー ド 「 0 1 」 を有 した信号とな り 、 以 下同様に各信号に付加されるエラーポー 卜 コ ー ドの 2 進加算内容が推移 したもの となる。 したがつ てこの場 合、 メ イ ンコ ン ト ロ ーラ 3 0 は、 これか ら逆算 して、 第 π 番目 のポー 卜 か ら出力されるエラーポー 卜 コ ー ド の 1 0 進数表現値だけ手前のポー 卜 を 「エラーの発生 を確認 したポー 卜 」 である旨認知するこ と となる。
    [0098] ま た、 そもそも上記の実施例において示 したエラー ポー 卜 コ ー ド形成回路 4 3 の構成は一例にすぎず、 基本的に第 8 図および第 9 図に示 したよ う な、 ま たは 上記の態様でこれに準ずるよ う な信号プ ロ 卜 コルが実 現されるものであれば、 他のいかなる態様をも っ て同 回路 4 3 を構成 してもよいこ と は勿 ¾である。
    [0099] 更に はま た、 上記各実施例において示 したノ ー ドコ ン 卜 ロ ーラ 4 1 〜 4 n の構成 （ 第 1 図、 第 4 図、 第 7 図 ） 自体一例にすぎず、 それぞれその対応する信号伝 送プロ 卜 コルが実現されるものであれば、 他のいかな る態様をも っ て これら ノ ー ドコ ン ト ロ ーラ 4 Ί 〜 4 n を構成 してもよい。
    [0100] 例えば、 上記各実施例において は、 ス ト ッ プコ ー ド 検出回路 4 0 6 をデータ 変換回路 4 0 5 の後段に設け て 、 センサデータ が付加ま た はァ クチ ユ エータ 制御デ ータ が削除された信号列か らス 卜 ッ プコ一ドを検出す るよ う に したが、 上記データ変換回路 4 0 5 によるこ う したデータ付加ま た はデータ削除に際 しても前記デ ータ 列のデータ 列長が変わ らない場合 （ すなわちダミ 一データ 等の採用に よ っ てデータ 列長不変となる場合 〉 に は、 このス ト ッ プコ ー ド検出回路 4 0 6 を、 スタ ー 卜 コ ー ド検出回路 4 0 2やエラーチ ェ ッ ク回路 4 0 3 など と同様、 入力回路 4 0 1 の後段に設ける構成とす るこ ともできる。
    [0101] また、 これらノ ー ドコ ン ト ロ ーラ 4 1 〜 4 nの各々 において管理対象となるセンサま たはァクチユエータ 2 1 〜 2 πは、 それぞれセンサまたはァクチユ エータ のいずれか Ί 個である必要はな く 、 これらの複数、 あ るいはこれらセンサ、 ァ クチユ エータ が混在されたも の、 であ っ てもよい。 これ ら管理対象端未の構成に応 じて、 各々そのデータ変換回路 4 0 5の構成が決定さ れるよう になる。
    [0102] ところで、 上記の各実施例はいずれも、 メ イ ンコ ン 卜 ロ ーラ 3 0 とノ ー ドコ ン ト ロ ーラ 4 1 〜 4 π とが、 先の第 1 0図に示される態様で環状に直列接続される 直列制御装置にこの発明を適用 した場合のノ ー ドコ ン 卜 ローラ構成並びに信号信号伝送プロ 卜 コルについて 述べたものであるが、 これら各ノ ー ドコ ン ト ロ ーラが センサのみをその管理対象とする場合には、 メ イ ンコ ン 卜 ローラ 3 0を最終段と したいわゆるデジ一チ ェ一 ン と称される態様で直列接続される直列制御装置にも、 この発明は同様に適用するこ とができる。 すなわちこ の場合、 先頭に配されるノ ー ドコ ン ト ロ ーラ （ ノ ー ド コ ン 卜 ロ ーラ 4 1 ) に ¾ してのみ、 例えば第 1 1 図 ( b ) あるいは第 3図 （ b ) ( すなわち第 2図 （ a ) ) あるいは第 6図 （ b ) ( すなわち第 5図 （ a ) 〉 ある いは第 8 図 （ a ) に示される信号列の発生機能を付加 するよう にすればよい。 他は全て 、 前述周様のノ ー ド コ ン ト ロ ーラ構成並びに信号伝送プ ロ 卜 コルを採用す るこ とがでさる。 産 業 上 の 利 用 可 能 性 以上説明 したよう に 、 この発明によれば、
    [0103] ① データ リ ンク と してのデータ 伝送能率を低下す るこ とな く 、 必要とされる全てのノ ー ドコ ン ト 口 ーラ に対するエラー通知を的確に行なう こ とがで きる。 ，
    [0104] ② 上記①の理由 によ り 、 管理対象 となる各センサ ま た はァ クチ ユ エ一タ の誤通報ま た は誤動作につ いてもこれらを有効に防止するこ とができるよう になる。
    [0105] 各ノ ー ドコ ン ト ロ ーラ自体は、 何 ら ア ド レス等 を必要 と しないため、 全て共通化でき、 S産効果 も期待できる。
    [0106] ④ 上記③ と同様の理由によ り 、 センサま たはァ ク チ ユ エータ の追加、 削除、 あるいは入れ替え等に 際 しても、 信号伝送系に対する配慮は不要 とな り 機械の改造等も容易 となる。
    [0107] 等々 の多 く の優れた効果を得るこ とができる。
    权利要求:
    Claims 一 3 f¾ 一 請 求 の 範 囲
    1 . 多数のセンサまたはァクチユエータ のデータ を 1 つのメ イ ンコ ン 卜 ロ ーラ との間で授受 してこれを集 中管理するにあた り 、 それぞれエラー発生の有無をチ ェ ッ クするために前記データ と ともに伝送されるエラ 一チ ェ ッ クコ ー ドを少な く とも具えた信号列の入力に 伴ないこのエラーチェ ッ ク コ ー ドの内容を検査 してェ ラー発生の有無を監視 しつつ前記各データの各対応す るセンサま たはァクチユ エータ との間での授受並びに 前記信号列の次ポー 卜 ぺの転送を行なう ノ一ドコ ン 卜 ロ ーラを、 前記多数のセンサま たはァクチユエータ の
    1 乃至複数に各々対応して設けて 、 これらノ ー ドコ ン 卜 ロ ーラを前記メ イ ンコ ン ト ロ ーラに直列接続し .た直 列制卸装置において、
    前記ノ ー ドコ ン ト ローラの各々 に、
    前記エラーチ I ッ ク コ ー ドの検査によ っ てエラーの 発生が確認されたこ と、 および前記入力された信号列 にエラーの発生を通知するためのエラーコ ー ドが付加 されているこ と、 の論理和条件に基づいて前記次ポー 卜 へ転送する信号列に前記エラーコ ー ドを付加する手 段
    を設けたこ とを特徴とする直列制御装置。
    2 - 前記各ノ ー ドコ ン ト ローラ は、
    前記メ イ ンコ ン 卜 ロ ーラ に前記エラーの発生を確認 したポー 卜 を識別せ しめるためのエラーポー 卜情報を 前記次ポー 卜 へ転送する信号列に更に付加する手段 を更に具える
    請求の範囲第 1 項記載の直列制御装置。
    3 . 前記エラーポー ト情報は、 前記エラーコ ー ドに 引き続き付加される 1 ピ ッ 卜 を単位 と した特定 ¾理の 信号であ り 、 前記エラーの発生を確認 した ポー 卜 か ら 各々 ノ ー ドコ ン ト ロ ーラを介する毎に 1 ピ ッ 卜 ずつ追 加付加さ る
    請求の範囲第 2 項記載の直列制御装置。
    4 . 前記エラーポー 卜 情報は、 前記エラーコ ー ドに 引き続き付加されるコ ー ドであ っ て 、 前記エラーの発 生を確認 したポー ト か ら各々 ノ ー ドコ ン ト ロ ーラを介 する毎に順次 「 1 」 ずつ 2 進加算される形式の論理構 造を有する
    請求の範囲第 2 項記載の直列制御装置。
    类似技术:
    公开号 | 公开日 | 专利标题
    DE3725293C2|1990-01-04|
    CA1211813A|1986-09-23|Hot carrier detection
    US6982983B2|2006-01-03|Communications network system using gateway
    EP0458648B1|2000-04-26|Communication interface for serial transmission of variable length data tokens
    DE3626033C2|1997-07-17|Transformator-Überbrückungs/Repeaterschaltung für ein Neztleitungs-Trägerfrequenz-Nachrichtensystem
    US4463339A|1984-07-31|State/interval redundant controller system for traffic signals
    EP0214593B1|1990-12-05|Ring packet switch
    US4315251A|1982-02-09|Automatic meter reading and control system
    US4439859A|1984-03-27|Method and system for retransmitting incorrectly received numbered frames in a data transmission system
    US4047162A|1977-09-06|Interface circuit for communicating between two data highways
    US3786433A|1974-01-15|Computer control arrangements
    EP0290933B1|1991-10-02|Verfahren zum Einleiten des Konfigurierens nach dem Unterbrechen mindestens zweier parallel angeordneter, ringförmiger Netze
    CA1320767C|1993-07-27|Atomic sequence for phase transitions
    US3839707A|1974-10-01|Fault-alarm and control for a microwave communication network
    DE10301504B3|2004-10-21|Einsignalübertragung sicherer Prozessinformation
    EP0324886B1|1992-12-16|Control flow reduction in selective repeat protocols
    CA1248209A|1989-01-03|Reliable synchronous inter-node communication in aself-routing network
    EP0133760B1|1990-04-11|Transmission line control system
    US20100246385A1|2010-09-30|Industrial controller employing the network ring topology
    EP1892872B1|2018-02-28|Error check for master-slave data transfer
    US5491531A|1996-02-13|Media access controller with a shared class message delivery capability
    US4246442A|1981-01-20|Method and device for confirming correct connection between data terminals in data communication system using telephone network
    US3483329A|1969-12-09|Multiplex loop system
    KR100327699B1|2002-07-22|다중경로를통하여신호를전송하는원거리통신망및그운영방법
    US4739183A|1988-04-19|Local area network for vehicle
    同族专利:
    公开号 | 公开日
    DE3853008D1|1995-03-23|
    EP0390920A1|1990-10-10|
    EP0390920A4|1992-08-19|
    DE3853008T2|1995-05-24|
    EP0390920B1|1995-02-08|
    JPH01129549A|1989-05-22|
    KR890702352A|1989-12-23|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1989-05-18| AK| Designated states|Kind code of ref document: A1 Designated state(s): KR US |
    1989-05-18| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE FR GB IT LU NL SE |
    1990-05-08| WWE| Wipo information: entry into national phase|Ref document number: 1988909821 Country of ref document: EP |
    1990-10-10| WWP| Wipo information: published in national office|Ref document number: 1988909821 Country of ref document: EP |
    1995-02-08| WWG| Wipo information: grant in national office|Ref document number: 1988909821 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP62286845A|JPH01129549A|1987-11-13|1987-11-13|Multiplex data link|
    JP62/286845||1987-11-13||DE3853008A| DE3853008D1|1987-11-13|1988-11-14|Reihensteuerung.|
    EP88909821A| EP0390920B1|1987-11-13|1988-11-14|Series controller|
    DE3853008T| DE3853008T2|1987-11-13|1988-11-14|Reihensteuerung.|
    KR1019890701301A| KR890702352A|1987-11-13|1988-11-14|직렬 제어 장치|
    [返回顶部]